TY  - JOUR 
AU  - Barrio García, Alberto A. del
AU  - Botella Juan, Guillermo
PY  - 2014
SN  - 2173-8688
UR  - http://hdl.handle.net/10481/32201
AB  - La utilización de herramientas de Síntesis de Alto Nivel (SAN) es una práctica habitual en las empresas dedicadas al diseño de circuitos. El principal beneficio de estas herramientas se basa en la reducción del “tiempo de lanzamiento al mercado”, ya...
AB  - The use of High-Level Synthesis (HLS) tools is a common practice in circuit design companies. The main benefit of these tools consists of diminishing time to market, as they provide multiple solutions to explore in a reduced amount of time. In this...
LA  - spa
PB  - Universidad de Granada. Departamento de Arquitectura y Tecnología de Computadores
KW  - Síntesis de Alto Nivel (SAN)
KW  - Planificación
KW  - Asignación
KW  - Diseño de circuitos integrados
KW  - Grado en Informática
KW  - Planes de estudios
KW  - Espacio Europeo de Educación Superior (EEES)
KW  - High-Level Synthesis
KW  - Scheduling binding
KW  - Integrated circuit design
KW  - Computer Science Degree
KW  - Syllabus
TI  - HLStool: Una herramienta de Síntesis de Alto Nivel para el aprendizaje del estudiante en asignaturas de ATC
DO  - 10.30827/Digibug.32201
ER  -