TY  - THES 
A3  - Lloris Ruiz, Antonio
A3  - Ortega Lopera, Julio
AU  - Parrilla Roure, Luis
A4  - Universidad de Granada. Departamento de Electrónica y Tecnología de Computadores
PY  - 1997
UR  - http://hdl.handle.net/10481/28748
AB  - En los ultimos años ha surgido un gran interes por la realizacion de circuitos logicos utilizando sintesis and-

       exor debido a que, en general, este tipo de circuitos 

       requieren menor numero de puertas que los and-or para su 

   ...
LA  - spa
PB  - Universidad de Granada
KW  - Diseño lógico
KW  - Electrónica digital
TI  - Un nuevo procedimiento para la minimización and-exor y su paralelización en sistemas de memoria didtribuida
M3  - info:eu-repo/semantics/doctoralThesis
ER  -