HLStool: Una herramienta de Síntesis de Alto Nivel para el aprendizaje del estudiante en asignaturas de ATC

Abstract

La utilización de herramientas de Síntesis de Alto Nivel (SAN) es una práctica habitual en las empresas dedicadas al diseño de circuitos. El principal beneficio de estas herramientas se basa en la reducción del “tiempo de lanzamiento al mercado”, ya que permiten evaluar múltiples soluciones en un tiempo reducido. En esta contribución, se propone el uso de una herramienta de síntesis altamente visual y amigable que contenga los algoritmos clásicos para enseñar al alumno las técnicas básicas de SAN, y adicionalmente familiarizarle con el método de trabajo de las compañías de diseño de circuitos. Con esta contribución se propone ofrecer una formación más completa a los futuros graduados que cursen asignaturas del área de la Arquitectura y Tecnología de Computadores.

The use of High-Level Synthesis (HLS) tools is a common practice in circuit design companies. The main benefit of these tools consists of diminishing time to market, as they provide multiple solutions to explore in a reduced amount of time. In this paper we propose the use of a highly visual synthesis tool, which implements the classic algorithms to teach students the basic HLS concepts and to get them closer to the companies’ methodology. In this way, Computer Architecture and Technology related subjects will offer a more complete programme to the future graduates.